旧金山国际电子设备会议(IEDM)消息：国际电子设备会议(IEDM)第一天的会场里人头涌涌，来自TSMC和IBM的研究人员 在会上做了关于7-nm工艺流程技术的发言报告，报告无异于圣诞树下的礼物。研究人员的结果演示了摩尔定律和极端紫外线光刻技术(EUV)的最新进展。

TSMC在报告里称已经制造出迄今为止最小的6T SRAM，TSMC的目标是将该SRAM制造工艺流程在4月前投入风险生产。IBM在报告里则称已经利用EUV研究设备制造出了时下最小的FinFET。

大会组织者曾于10月临近国际电子设备会议召开前的一次新闻发布会上特别提到这两篇文章。而两家公司的结果仍然给了与会者更大的惊喜。

IBM给出的FinFETs含44/48 nm的接触式聚螺距、36 nm的金属化螺距及27 nm的翅片螺距。一个设备包括大约10 nm的源至漏的接触口及约15 nm的栅门。

　　TSMC旗下16FF+工艺流程的7-nm技术的进展细节 (图片来源：IEDM)。

TSMC介绍了一款256 Mbit SRAM测试芯片，其元密度达0.027平方毫米，具有低至0.5V的完整读/写功能。TSMC的N7开发高级总监Michael Shien-Yang Wu表示，此类节点将可以提供高达40%的速度增益、65%的功率节省、及与TSMC时下用于批量生产中的16 FF+工艺流程比高达3.3倍的路由栅门密度增益。

Wu还提到他的研究工作利用7-nm工艺流程验证EUV，虽然他的正式文章未包括这方面的结果。下一代光刻技术将提供与传统的浸型步进“可比的模式精度”及“可比的收益率”， 传统的浸型步进将于明年用于商业7-nm工艺流程。

ASML的EUV系统仍处于前期制作发布阶段。TSMC已经宣布将在旗下的5-nm节点里开始使用EUV的计划。

Wu拒绝透露7-nm工艺流程10-nm节点及与诸如竞争对手三星的节点比较结果的细节。他也不愿意透露他的7-nm FinFETs纵横比、节点使用的“新颖应变技术”细节及有关包括GPU和ARM Cortex A-72内核在内的测试芯片收益率的数据，他只是说这些数据都是在“两位数”以内。

现实世界技术公司分析师David Kanter指，Wu的文章并未表明TSMC将支持的7 nm的电压范围。此外，文章也未给出显微图，给出显微图的话则可以显示节点是否支持空气间隙。

Wu倒是说过TSMC的7 nm SRAM已经达到50%的收益率。Kanter表示，这表明其发展方向是在2017年末进入批量生产工艺流程。

　　7-nm TSMC SRAM在密度上达到新的里程碑.

　　IBM 研究人员使用硅和硅锗通道的结合.

IBM研究员Hui-Ming Bu对自己的研究结果的防卫要小一些。诸如Globalfoundries等合作伙伴可能会将他的研究结果用于生产线，也可能不会。例如，他描述了一项“单轴”（ Uniaxial）技术，可利用场效应电晶体硅和硅锗pFETs在同一衬底上创建双重应变通道。

IBM的文章描述了EUV在中间和后端线上多个关键层上的使用，包括在M1线和新颖的金属互联上的使用，文章称这样做“大大提高了可印性和工艺流程的简化”。

制作27 nm翅片螺距用的是使用2倍边墙图像传输（Sidewall-image-transfe）技术的自对准四模式工艺流程。IBM制作栅门时使用的是自对准双模式。

Bu表示，这些晶体管使用钨而不是钴，以减少线方向和垂直方向的阻力。他承认IBM集团并无收益率方面的结果，因为“我们尚未达达成熟水平”。

Kanter表示，两个发言均未提EUV已接近于工场使用的程度，他指业界人士已经将该工具已经视为制造小接触片和通孔的关键。他表示，IBM在EUV的使用甚为热心和积极，而TSMC则趋于保守，TSMC在IEDM上几次提到EUV时的态度甚为平淡。

竞争对手三星和英特尔在IEDM上并未展示其节点方面的尖端研究工作。IBM研究芯片的宣传提高了56-nm栅门螺距的名气，英特尔曾于8月宣布推出旗下的10-nm工艺流程，并称计划在明年生产在密度上拥有领先该行业的节点。

三星最近推出了旗下的10-nm工艺流程，三星表示将跳过目前使用浸没式光刻技术的7-nm版本，并表示会将其取而代之推出使用EUV的7-nm版，目标是在2018年底前投入生产。

Globalfoundries曾在9月表示已开发出自己的使用浸入式步进的7-nm工艺流程，并将于2018年投入生产。

　　IBM的7-nm研究使用三种不同的模式技术。