ARM和TSMC今天宣布，两家公司将共同开展7nm FinFET芯片的设计工作。而在此之前，两家公司曾在16nm 和10nm FinFET芯片设计中合作过。

总部设在台湾的TSMC对自己的描述是 “世界上最大的专业半导体厂家”。TSMC大量生产诸如NVIDIA、AMD、高通、苹果、马维尔和博通之类厂商的芯片。这些芯片广泛应用于手机和其他手持设备上，其中的绝大多数使用ARM设计的处理器内核。

应用说，TSMC和ARM双方已经都够忙的了。

不过，仅占据手机世界对两家公司来说仍然不够。根据两家公司发布的公告，他们希望两家的7nm器件推进到 “移动世界以外的下一代网络和数据中心领域”。他们已经把目光投向“更低功耗、更高性能的计算系统芯片”。这些都是我们等了多年的东西。

众所周知，ARM是设计处理器内核的，其他一众公司则是发放模版许可证，并且为自己的应用程序定制他们自己的模版，然后就是诸如TSMC之类的公司制造芯片上的系统。ARM和TSMC合作并不意味着ARM就突然开始设计完整部件了：这意味着手ARM开始为7nm做准备的计划，以使其更能吸引买家。

据坊间高人预测，TSMC很可能在7nm使用多模式光刻，而不是EUV。EUV曾被视为半导体行业的救星，但它几乎还没离开设计工作室就被叫停。

芯片制造商时下是将通过大型设计掩膜、透镜和流体（通常是纯净水）将193nm紫外线投到涂有光刻胶的硅晶片上。此为所谓的浸没式光刻。紫外激光通过掩模中的空白区改变光刻胶区域，光刻胶未能覆盖的部分则被剥离，显露出的底层硅可被蚀刻或放置新材料。利用不同的掩模图案一遍又一遍重复该过程就可以获得各种复杂的微电子电路。

由于涉及到物理和材料性能，使用193nm紫外光构建小于22nm晶体管门电路是件非常棘手的事，就更别说7nm了。EUV本来可以简化此过程，但暗室里那帮专家无法可靠地实现该技术。

TSMC预计将于2017年后才能开始生产一定数量的7nm流程节点芯片。其规模远低于时下处理器里所用到的14nm晶体管的数量。其实TSMC还尚未开始制造10nm部件，10nm部件今年晚些时候才会上市。坊间期望TSMC 以10nm为7nm的跳板：如果TSMC可以搞定10nm，7nm就将随之而至。

IBM曾于2015年7月高调宣布自己已经造出了7nm晶体管门电路，不过只是实验室产物。英特尔表示，将于2017年下半年首次生产10nm节点处理器。

因此，比赛仍在继续：谁会先到达目标呢？是英特尔的10nm或是TSMC的 7nm？这场比赛之所以很重要的原因是，一般来说，芯片上的晶体管越小，芯片的效率就越高。功率效率现在越来越重要，大家都希望充电后手机电池可用时间可以更长，也希望数据中心的耗电量不要像个小镇一样。这就是为什么处理器的功率效率必须高的原因。

初级电子知识

CPU里的晶体管做的两件事是：晶体管门可以快速打开和关闭以迅速处理信息；晶体管门关闭时不需要消耗电流，因为此时消耗的功率是没有必要的。

如果阁下不是电子工程师的话，可以将晶体管门想象成一个开关键。开关键两边是：源和消耗源的井。上面有称之为门的一个按钮，按下去后电子流就会通过开关从源留到井里，继而进入下一个晶体管。

　　“源”来如此…… MOSFET门示意图

将数以百万计的晶体管连在一起就可以构成复杂的逻辑决策电路，将开、关状态（或0、1）序列变成有用的东西。下图是一个简化的普通MOSFET模型……

　　从源到井……开关打开时的电子流

如果想在开和关之间快速切换，按钮就必须相当敏感：一个小小的、轻微的触动应该就能改变状态，而不是需要猛力、笨力才能改变状态。但如果按钮太敏感，置于准备状态的手指也能触发开关也不是我们所希望见到的。

简单一点说，晶体管门也是这样。当源和门之间的电压超过一个门槛值后，晶体管开始导通，晶体管门打开。如果这个门槛太低，即使在不应该打开时，晶体管也会打开让电流通过，如此就会消耗功率。但如果门槛太高，就要花很长的时间才能改变导电状态。

使用较小的晶体管意味着只需要更低的阈值电压，因为门栅通道小，开关时间减少。而较低的门槛意味着芯片所需的电压就较低，从而降低了动态功耗，即是说，门打开时的功率量降低。

然而，较低的门槛意味着即便门是关闭的也会泄漏大量的电流，所以会消耗电池，释放太多的热能。

晶体管变得越小，这种泄漏问题就会越多，尤其是在亚10nm这个大小上。一个解决方案是FinFET器件设计。该方案已经在主流生产线上流行几年了。这些可以将源和井置于一极薄的通道上，然后用门包住它们。如此这些重要部分被置于茧状物之中，可以防止关闭状态时的泄漏，同时对门的运行提供了更多的控制。换句话说，用了较低的阈值电压、芯片速度更快了、电源效率更好了。大功告成。

　　堂堂的FinFET……电子从源流向井