DRAM与闪存代工厂商SK海力士计划于今年年底将3D NAND产品投入指化生产，与此同时美光科技也打算在2015年下半年拿出自己的3D量产化产品方案。

通过在芯片结构当中添加多个当前作为主流机制的平面单元（也就是2D NAND）层，这种新型NAND芯片能够在无需进一步降低闪存单元尺寸的前提下实现存储容量提升。

如果采用缩小单元尺寸的方式，那么闪存芯片的工作寿命（也就是耐用性）将严重下降、而出错率则随之上升。SanDisk日前刚刚公布了15纳米工艺（即1Z），此前该公司及其代工合作伙伴东芝一直在使用19纳米（即1X）单元尺寸。

三星打造的SSD产品同样采用19纳米技术。SK海力士则于2013年年末开始全面生产16纳米闪存芯片。

美光预计今年上半年将推出16纳米SSD产品。尽管步入16纳米俱乐部有助于美光在存储容量方面占得先机，但目前该公司乃至整个存储行业都不太可能在短时间内转向15纳米以下单元尺寸阵营，这主要是考虑到规模化生产可能带来的相关难题。

也就是说，现阶段最理由的解决方案是在不增加芯片自身尺寸的前提下通过堆叠多个平面层增加芯片存储容量，而这正是3D NAND的基本思路。看起来在高密度2D NAND技术取得突破性进展之前，3D NAND可以被视为目前最理想的闪存容量提升方式。

我们可以将3D闪存单元想象成公寓楼——相当于在一套地基之上构建起多层多个基础住宅单元——而平面单元结构则与平房较为相近。在占地面积相同的前提下，一栋四层公寓楼所容纳的住户数量肯定要远远超过平房。

可以想象，如果采用16纳米NAND技术、一块平面式芯片可以提供128Gb存储空间的话，那么采用19纳米NAND则只能带来64Gb存储空间。不过如果是利用四层结构的19纳米技术，则单一芯片的存储空间将达到256Gb，相当于在同等芯片面积前提下实现两倍于16纳米芯片的存储空间。更进一步讲，八层结构的19纳米3D芯片的容量总和为512Gb，在其面前128Gb空间的16纳米平面单元结构将变得毫无竞争力可言。

以此类推，一块四层式16纳米单元芯片的存储容量可达512Gb，而八层式芯片更将带来1024Gb空间，这样突出的资源优势使得NAND芯片销售代表完全能够在平板设备/智能手机供应商等买家面前占得主导权。

但实际情况不可能如此简单，这是因为各个层之间需要经由垂直通道将其统一连接到逻辑电路的基础层。这些连接孔被称为硅通孔（简称TSV）技术，它们会战胜每个芯片层上的一部分面积。层数越大，我们需要的硅通孔也就越多，因此（根据我们的理解）基础层当中所需要的逻辑结构也就越复杂。有鉴于此，高层式芯片产品在制造与测试流程中都更加难于打理。

SK海力士自2012年6月开始就在全面生产16纳米闪存产品，并于2013年年末推出了第二代方案。如果该公司能够在其即将推出的3D芯片当中塞进吸引力够大的单元层数量，那么无疑将在市场上获得显著超越平面方案竞争厂商的容量优势。

该公司还计划推出自己的闪存控制器，并利用其16纳米技术生产三层单元（简称TLC）NAND。

备注

感谢尼古拉斯公司总经理Aaron Rakers就海力士发布的评述报告，其中的内容成为这篇文章的撰写基础。