GlobalFoundries公司最近公布了一款12nmFinfet新制程,代号12LP.新制程据称在电路密度上要比先前的14nmFinfet制程(代号14LPP)提高15%,性能提升则是10%.实际上这是GlobalFoundries名下推出的第二种基于12nm节点尺寸的制程,去年9月份GlobalFoundries曾经推出一款基于平面型FD-SOI架构的12nm FD-SOI制程(仍使用传统平面型晶体管结构,但基体为SOI晶圆而非体硅,同时沟道为全耗尽沟道),制程代号12FDX.而GlobalFoundries首次谈及12nm制程则是更早去年七月份的事情了.

尽管距离下一个主节点7nm制程面世还有一年左右的时间,但是最近一段时期以来,各大厂商推出的半代节点制程数量可谓层出不穷,之所以会出现这种情况,很可能是7nm制程技术的成熟仍有待时日,因此为了满足客户产品差异化的需求,芯片制造商不得不对现有制程做些小改进,以便一方面让"半代节点"这场数字游戏更加师出有名,另外一方面也能在不做很大改进的前提下满足一些新业务市场的需求.

对GlobalFoundries公司来说,这里的新业务市场包括了汽车行业,物流网行业,通信行业,人工智能/机器学习行业.举例而言,GlobalFoundries目前正瞄着汽车业以及射频/模拟市场,12LP制程则据称可以通过AEC-Q100 汽车等级二认证,这意味着有关产品能在-40°C - +105°C温度范围正常工作;另外12LP产品还能在6GHz无线网络收发器上使用.另外,根据之前的一些报导,AMD ryzen/vega 处理器/显卡产品明年也会开始采用这种12LP来制作.GlobalFoundries老总Sanjay Jha介绍:"它是基于14nm再开发的,采用了新设计和新结构"他还透露有关的产品明年上半年会正式上市.

由于前面介绍的原因,半代制程数字游戏最近在厂商圈子里玩得特别疯,人们要从这一大堆标准各异的半代制程数字上分辨出好坏还真是一件苦差事.举例而言,Intel 14nm制程的晶体管密度就要比台积电16nm制程的密度要多一倍,而Intel的10nm制程技术中,晶体管密度和台积电7nm的密度几乎相同.本月宣布新半代制程的还有台积电的所谓12nm制程,三星的11nm制程,再加上今年五月份三星公开的烤串般的8nm 7nm 6nm 5nm 4nm 一系列finFET制程.同时三星还表示19年要推出一款18nm制程FD-SOI制程..

当然最近Intel本身的高大上光环也开始有所褪色,从15年开始,如今14nm后面的+号已经增加到两个了,而10nm产品的推出日期也是一再跳票,甚至路线图上出现先在低端处理器上使用10nm,而同期的高端产品仍使用14nm++的情况,让人不得不怀疑其10nm制程是否出现了什么状况.