责任编辑：editor006 | 2017-09-15 17:18:06 本文摘自：驱动之家
台积电今天宣布，计划联合ARM、Xilinx、Cadence，共同打造全球首个基于7nm工艺的芯片。
更确切地说，这四家半导体大厂将采用台积电7nm FinFET工艺，制造一款CCIX(缓存一致性互联加速器)测试芯片，2018年第一季度完成流片。
该芯片一方面用来试验台积电的新工艺，另一方面则可以验证多核心ARM CPU通过一致性互连通道与片外FPGA加速器协作的能力。
这款测试芯片基于ARMv8.2计算核心，拥有DynamIQ、CMN-600互连总线，可支持异构多核心CPU。
Cadence则提供CCIX、DDR4内存控制器、PCI-E 3.0/4.0总线、外围总线等IP，并负责验证和部署流程。
7nm将是台积电的一个重要节点(10nm仅针对手机)，可满足从高性能到低功耗的各种应用领域，第一个版本CLN 7FF保证可将功耗降低60％、核心面积缩小70％，2019年则退出更高级的CLN 7FF+版本，融入EUV极紫外光刻，进一步提升晶体管集成度、能效和良品率。
扫一扫
责任编辑：editor006 | 2017-09-15 17:18:06 本文摘自：驱动之家
台积电今天宣布，计划联合ARM、Xilinx、Cadence，共同打造全球首个基于7nm工艺的芯片。
更确切地说，这四家半导体大厂将采用台积电7nm FinFET工艺，制造一款CCIX(缓存一致性互联加速器)测试芯片，2018年第一季度完成流片。
该芯片一方面用来试验台积电的新工艺，另一方面则可以验证多核心ARM CPU通过一致性互连通道与片外FPGA加速器协作的能力。
这款测试芯片基于ARMv8.2计算核心，拥有DynamIQ、CMN-600互连总线，可支持异构多核心CPU。
Cadence则提供CCIX、DDR4内存控制器、PCI-E 3.0/4.0总线、外围总线等IP，并负责验证和部署流程。
7nm将是台积电的一个重要节点(10nm仅针对手机)，可满足从高性能到低功耗的各种应用领域，第一个版本CLN 7FF保证可将功耗降低60％、核心面积缩小70％，2019年则退出更高级的CLN 7FF+版本，融入EUV极紫外光刻，进一步提升晶体管集成度、能效和良品率。
京公网安备 11010502049343号