当前位置:芯片市场动态 → 正文

Intel 64层闪存率先商用10nm:晶体管密度暴增2.7倍

责任编辑:editor005 |来源:企业网D1Net  2017-09-27 17:33:51 本文摘自:快科技

Intel这几年制造工艺的推进缓慢颇受争议,而为了证明自己的技术先进性,Intel日前在北京公开展示了10nm工艺的CPU处理器、FPGA芯片,并宣称同样是10nm,自己要比对手领先一代,还透露了未来7nm、5nm、3nm工艺规划。按照目前的消息,Cannon Lake将是Intel的第一款10nm工艺处理器,但在它之前,Falcon Mesa FPGA可编程芯片会更早使用10nm。

StorageReview-ARM-Intel-manufcturing.jpg

不过据最新报道,Intel 10nm的第一站,其实是NAND闪存,而且是64层堆叠的3D闪存。

至于为何在闪存上首先使用新工艺,很大可能是因为NAND闪存结构相对简单,基本上就是海量同类晶体管堆积,相比之下CPU处理器就复杂多了,使用新工艺风险很大——这也是Intel 14nm、10nm屡屡推迟的一个因素。

目前还不清楚Intel 10nm闪存的具体情况,但肯定是首先用于数据中心市场,等成本下来了再推到消费级领域。

按照Intel的说法,10nm工艺使用了FinFET(鳍式场效应晶体管)、Hyper Scaling(超缩微)技术,可将晶体管密度提升2.7倍,结果自然可以大大缩小芯片面积,对闪存来说当然就能极大地提升容量。

关键字:Intel鳍式NAND闪存

本文摘自:快科技

x Intel 64层闪存率先商用10nm:晶体管密度暴增2.7倍 扫一扫
分享本文到朋友圈
当前位置:芯片市场动态 → 正文

Intel 64层闪存率先商用10nm:晶体管密度暴增2.7倍

责任编辑:editor005 |来源:企业网D1Net  2017-09-27 17:33:51 本文摘自:快科技

Intel这几年制造工艺的推进缓慢颇受争议,而为了证明自己的技术先进性,Intel日前在北京公开展示了10nm工艺的CPU处理器、FPGA芯片,并宣称同样是10nm,自己要比对手领先一代,还透露了未来7nm、5nm、3nm工艺规划。按照目前的消息,Cannon Lake将是Intel的第一款10nm工艺处理器,但在它之前,Falcon Mesa FPGA可编程芯片会更早使用10nm。

StorageReview-ARM-Intel-manufcturing.jpg

不过据最新报道,Intel 10nm的第一站,其实是NAND闪存,而且是64层堆叠的3D闪存。

至于为何在闪存上首先使用新工艺,很大可能是因为NAND闪存结构相对简单,基本上就是海量同类晶体管堆积,相比之下CPU处理器就复杂多了,使用新工艺风险很大——这也是Intel 14nm、10nm屡屡推迟的一个因素。

目前还不清楚Intel 10nm闪存的具体情况,但肯定是首先用于数据中心市场,等成本下来了再推到消费级领域。

按照Intel的说法,10nm工艺使用了FinFET(鳍式场效应晶体管)、Hyper Scaling(超缩微)技术,可将晶体管密度提升2.7倍,结果自然可以大大缩小芯片面积,对闪存来说当然就能极大地提升容量。

关键字:Intel鳍式NAND闪存

本文摘自:快科技

电子周刊
回到顶部

关于我们联系我们版权声明隐私条款广告服务友情链接投稿中心招贤纳士

企业网版权所有 ©2010-2024 京ICP备09108050号-6 京公网安备 11010502049343号

^