IMEC将SRAM芯片面积缩小24% 适用5nm制程节点

责任编辑:zsheng

作者:尹航

2018-05-29 19:52:29

摘自:中关村在线

半导体制程工艺节点目前正处于14nm。去年,英特尔率先公布了其在7nm、5nm甚至3nm等前沿领域的布局与进展,而今年,三星也公布了5nm与3nm布局,可见,半导体制程工艺并未随着物理极限的到来而止步不前,各大半导体企业都在努力研发面积更小,性能更强的半导体芯片。

半导体制程工艺节点目前正处于14nm。去年,英特尔率先公布了其在7nm、5nm甚至3nm等前沿领域的布局与进展,而今年,三星也公布了5nm与3nm布局,可见,半导体制程工艺并未随着物理极限的到来而止步不前,各大半导体企业都在努力研发面积更小,性能更强的半导体芯片。

而近日,全球知名半导体研发中心——IMEC,即比利时微电子研究中心宣布了一项新技术,他们成功制造了目前全球最小的SRAM芯片,面积缩小24%,未来可适用于5nm制程节点。

此前,全球最小的SRAM芯片是由三星制造的6T 256Mb SRAM芯片,面积只有0.026平方毫米,而IEMC本次制造的新一代6T 256Mb SRAM芯片核心面积只有0.0184平方毫米到0.0205平方毫米,相比三星的SRAM微缩了24%。

之所以新一代芯片能够做到如此小的面积,原因在于IEMC采用了更简单的结构设计,并且使用新的晶体管结构,同时加入了垂直型环绕栅极(Surrounding Gate Transistor,简称SGT)结构,栅极间距仅为50nm,这与以往的水平型GAA晶体管相比,能够缩小20-30%的面积,同时在工作电压、漏电流及稳定性上表现更佳。

半导体制程发展中,栅极间距与逻辑单元高度是两个非常重要的指标,它们直接影响着半导体芯片单位面积内的晶体管密度,而晶体管密度大小也是决定芯片性能的重要因素。此外,工作电压与漏电流也是衡量制程工艺的标准参数之一,更低的漏电率也是制程发展中需要考虑的问题。

链接已复制,快去分享吧

企业网版权所有©2010-2025 京ICP备09108050号-6京公网安备 11010502049343号