ARM CoreLink系统IP打造下一代异构SoC基石

责任编辑:editor004

2015-11-09 12:05:08

摘自:元器件交易网

ARM宣布推出全新ARM CoreLink 系列IP,专为提高下一代高阶行动装置的系统效能和功耗效率而设计。CoreLink CCI-550 互连技术支援ARM big LITTLE 处理器架构和完全互连绘图处理器(fully coherent GPU),并能降低延迟和增加峰值传输率。

ARM宣布推出全新ARM CoreLink 系列IP,专为提高下一代高阶行动装置的系统效能和功耗效率而设计。CoreLink CCI-550 互连技术支援ARM big.LITTLE 处理器架构和完全互连绘图处理器(fully coherent GPU),并能降低延迟和增加峰值传输率。CoreLink DMC-500 记忆体控制器为处理器和显示器提供更高频宽和更快延迟回应。两款CoreLink产品已交付主要合作夥伴并开放授权,量产晶片预计在2016年底出货。

CoreLink CCI-550 透过改善对GPU互连 (GPU Coherency) 的支援,强化电源管理并提供许多系统级的优势。互连一致性之所以能够缩短新应用的开发成本和时间,主要得益于异构处理架构对运算引擎的运用更有效率。具备共用虚拟记忆体功能和更新程式设计模式的OpenCL 2.0,充份利用了系统的一致性。所有处理器无需快取记忆体和备份,即可同时处理相同的资料。此设计让系统架构完全符合HSA的一致性标准。

扩展应用范畴和达到更高的传输率

CoreLink CCI-550 的特点包含改善微架构,为严苛的使用情境提供更高的峰值传输率;提升服务品质 (QoS),并减少20%的延迟。SoC设计人员可针对记忆体路径的数量、跟踪器尺寸、侦听筛检程式(snoop filter)的容量进行配置,并且最多可配置6个完全互连的处理器丛集(fully coherent processor cluster)。提升可扩展性扩大了应用的范畴,除了行动装置之外,也能满足数位电视、汽车电子以及具高成本效益网路应用的需求。

频宽更高、延迟更低

耗时耗能的记忆体处理需要一个用系统级方式设计的记忆体控制器,以减少频宽瓶颈。对于ARM Cortex处理器而言,CoreLink DMC-500能够提供最低的延迟和功耗,并为最高以LPDDR4-4267传输速率运行的LPDDR4/3记忆体带来更高的服务品质(QoS)。当CoreLink CCI-550 和CoreLink DMC-500被整合至设计层一起运作时,可提供超过50GB/s的峰值系统记忆体频宽,能够以更好的性能存取包括4K影片在内的丰富内容,从而带来高阶智慧型手机和平板电脑的最佳使用者体验。

值得信赖且获得验证的技术

ARM CoreLink 互联系列产品是值得晶片合作夥伴信赖的选择,目前已向100多家晶片合作夥伴授权超过200次。ARM所提供的系统IP,都经过广泛的系统测试和验证,适用于ARM Cortex处理器和 ARM Mali绘图处理器。

链接已复制,快去分享吧

企业网版权所有©2010-2025 京ICP备09108050号-6京公网安备 11010502049343号