鳍式关键字列表
英特尔在全球首次展示“Cannon Lake”10纳米晶圆,采用超微缩技术,拥有世界上最密集的晶体管和最小的金属间距,从而实现了业内最高的晶体管密度。
Intel 64层闪存率先商用10nm:晶体管密度暴增2.7倍
Intel这几年制造工艺的推进缓慢颇受争议,而为了证明自己的技术先进性,Intel日前在北京公开展示了10nm工艺的CPU处理器、FPGA芯片,并宣称同样是10nm,自己要比对手领先一代,还透露了未来7nm、5nm、3nm工艺规划。
之前,芯片大厂英特尔(英特尔)在中国举行的“尖端制造大会”上,正式向大家展示了藉由最新的10纳米制程技术所生产的晶圆,并且表示由10纳米制程技术所生产的CannonLake处理器将会在2017年年底之前开始量产。
当前商用晶体管栅极大小在 10nm 左右,但是 IBM 早已开始了 7nm、甚至 5nm 工艺的研究。与当前 10nm 芯片相比,5nm 原型芯片在额定功率下的性能可提升 40%,或在匹配性能下降低高达 75% 的能耗。
相较于市场上的10纳米技术,5纳米制程可在相同的耗电下提高40%的效能,或是在相同效能下减少75%的耗电,对于节能或仰赖更高运算的人工智能
三星集团日前宣布将投资8 5万亿韩元(69 8亿美元)扩充现有10nm工艺产能,并为明年的7nm准备基础建设。2月的MWC展会上,LG发布的G6手机就只能使用骁龙821处理器
而在工艺上,国内晶圆代工厂也是落后于Intel、台积电、格罗方德、三星等国际大厂的。举例来说,某自主CPU公司采用了某境内代工厂的40nm LL工艺,然后由于工艺性能有限,境内代工厂的40nm LL工艺比意法半导体的65nm GP工艺还慢30%……
移动设备发展缓慢,让SoC大厂联发科和高通寻找更好的增长市场,物联网和汽车电子成为他们的下一个目标。该公司与Google共同拓展Android生态系统
刚结束的台积电第二季新闻发布会,困扰业界、媒体多时的半导体工艺“魔术数字”问题,首度公开。“过去英特尔对台积电有较大的技术领先,”高通首席营运官戴瑞克说,“我们认为这些差距正在缩小,而且还会持续缩小。
台积电与全球矽智材(IP)厂安谋(ARM)19 日共同宣布,完成首款采用台积电 10 纳米 FinFET(鳍式场效电晶体)制程生产的多核心 64 位 ARM 架构处理器测试芯片。
企业网版权所有©2010-2025 京ICP备09108050号-6京公网安备 11010502049343号