CPU硬件安全动态监测管控技术首次提出用独立的芯片“动态”监测硬件安全，让CPU硬件安全的保障手段从以传统的流程管控和静态检测为主的“事前预防”，扩大到了“事中监测”和“管控危害”，从而构建起了完善的CPU硬件安全防护体系。

今年认识到作为现代信息系统核心的CPU安全的脆弱性。清华大学微电子学研究所所长魏少军领导团队研发的CPU硬件安全动态监测管控技术便致力于解决这一难题。

CPU硬件安全是重中之重

CPU是计算机的大脑，是整个计算系统最核心的部件。如果CPU硬件安全没有保障，追求软件安全、系统安全、网络安全就如同沙滩上盖大厦。

技术层面对CPU硬件安全进行检查很难，认识水平的缺陷，设计本身也难免带来缺陷。

种种原因，使得硬件安全的问题虽然在近年硬件安全事件频发的状况下逐步得到了更多的重视，但是系统解决方案并不多，硬件安全、特别是CPU硬件安全问题也并未得到有效解决。

创新用“安全代理”实时监测硬件安全

早在2015年，魏少军所带领的研究团队就注意到了硬件安全，特别是现代信息处理核心的CPU芯片的硬件安全问题。

团队创新地提出了以高安全性、高灵活性的可重构芯片作为“安全代理”，来实时、动态地监控CPU芯片的行为，并做出判断——是否存在危害CPU硬件安全的事件发生。

该项技术让硬件安全特别是CPU硬件安全的保障手段从以传统的流程管控和静态检测为主的“事前预防”，扩大到了“事中监测”和“管控危害”，构建起了完善的CPU硬件安全防护体系。

点评

“硬件安全是全世界面临的共同挑战，该项技术的研究具有普世的价值。”

“目前从学界公开发表的文献来看，我们的方法是独一无二的。”

“随着该技术的进步，在CPU的硬件安全保障体系逐渐完善的同时，对CPU安全性的评价体系也将带来根本性的革新，这将改写长期以来我国在CPU安全标准领域缺乏技术型标准的局面。”